放大器偏移失衡?

本文作者:admin       点击: 2011-01-11 00:00
前言:
你是否曾经花费许多时间选择电路适合的运算放大器,只为了了解偏移电压在制造商的基准检验输入下是否有误? 事实上,偏移电压 (offset voltage) 比应用电路的规格高出 10 倍! 这时应该怎么处理? 是要将芯片送交失效分析?或者不理会芯片并且重新选择可用的放大器? 笔者会建议设计人员再次查看放大器的规则,尝试找出偏移误差的原因。

如果设计人员使用放大器做为转阻抗放大器 (transimpedance amplifier) 、模拟滤波器 (analog filter) 、取样/保持电路 (sample/hold circuit) 、积分器 (integrator) 、电容转能器 (capacitance transducer) 或放大器周围有高阻抗部件的任何电路之中主要的部件,可能会发现放大器的输入偏压电流会透过电路中的电阻造成偏移电压误差。

对于双极放大器而言,“输入偏压电流”一直是偏移误差的成因。双极放大器的输入偏压电流与 npn 或 pnp 晶体管在放大器输入下的基底电流相同。双极放大器的输入偏压电流强度从低功耗装置的数毫微安 (nano ampere) 到 25℃下高功耗装置的数百毫微安不等。

对于 JFET 或 CMOS 输入放大器而言,“输入偏压电流”并不具意义。在这些类型的放大器中,从放大器输入接脚汲入或流入的电流实际上是输入 ESD 单元的漏损电流 (图 1)。更准确来说,此电流误差是输入漏损电流。JFET 或 CMOS 放大器的漏损电流强度在 25℃下是落在微微安培以下的范围,此规格与共模电压及放大器功率级无关。几乎所有的放大器都有 ESD 单元可避免 ESD 状况,不过不应有 ESD 漏损电流双极放大器的问题。输入偏压电流无法承受 ESD 单元的微微安培漏损电流。

输入偏压电流及输入漏损电流会随着温度变化而改变,不过,根据运算放大器设计的情况,双极输入偏压电流会相当稳定。JFET 及 CMOS 输入放大器则是不同的情形,由于漏损电流来自逆向偏压 ESD 二极管,因此漏损电流会每 10℃增加两倍。

为了确保 JFET 及 CMOS 放大器的输入漏损电流不增加,必须了解印刷电路板对于微微安培电流所造成的影响。例如,少量灰尘、油或水分子会造成漏损电流增加,而形成输入偏压电流。指纹沾染或防静电处理的化学品也会影响电路的漏损电流强度。这些现象都将影响准备出货给客户的电路,而且灰尘、油或水也会随着时间累积而造成影响。好消息是,只要加以注意,就能制作符合 1 pA 效能规格的电路板。

最能够完全降低或大幅降低输入偏压电流或漏损电流影响的方法是检查电路配置。检查电路时,建议设计人员注意各个节点的电压特性,并确实了解电路中所有电流路径的影响。

参考数据
如需此次及其他运算放大器状况的详细信息,请参见网页:www.ti.com/amplifiersandlinear-ca。